Merge "dt-bindings: clock: Remove gcc_npu_at_clk and gcc_npu_trig_clk" (30071dfd) · Commits · e / devices / android_kernel_xiaomi_nabu

drivers/clk/qcom/gcc-kona.c

+0 −28

Original line number	Diff line number	Diff line
		@@ -1969,19 +1969,6 @@ static struct clk_branch gcc_gpu_snoc_dvm_gfx_clk = {
		},
		};

		static struct clk_branch gcc_npu_at_clk = {
		.halt_reg = 0x4d014,
		.halt_check = BRANCH_VOTED,
		.clkr = {
		.enable_reg = 0x4d014,
		.enable_mask = BIT(0),
		.hw.init = &(struct clk_init_data){
		.name = "gcc_npu_at_clk",
		.ops = &clk_branch2_ops,
		},
		},
		};

		static struct clk_branch gcc_npu_axi_clk = {
		.halt_reg = 0x4d008,
		.halt_check = BRANCH_VOTED,
		@@ -2084,19 +2071,6 @@ static struct clk_branch gcc_npu_gpll0_div_clk_src = {
		},
		};

		static struct clk_branch gcc_npu_trig_clk = {
		.halt_reg = 0x4d010,
		.halt_check = BRANCH_VOTED,
		.clkr = {
		.enable_reg = 0x4d010,
		.enable_mask = BIT(0),
		.hw.init = &(struct clk_init_data){
		.name = "gcc_npu_trig_clk",
		.ops = &clk_branch2_ops,
		},
		},
		};

		static struct clk_branch gcc_pcie0_phy_refgen_clk = {
		.halt_reg = 0x6f02c,
		.halt_check = BRANCH_HALT,
		@@ -4033,7 +4007,6 @@ static struct clk_regmap *gcc_kona_clocks[] = {
		[GCC_GPU_IREF_EN] = &gcc_gpu_iref_en.clkr,
		[GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
		[GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
		[GCC_NPU_AT_CLK] = &gcc_npu_at_clk.clkr,
		[GCC_NPU_AXI_CLK] = &gcc_npu_axi_clk.clkr,
		[GCC_NPU_BWMON_AXI_CLK] = &gcc_npu_bwmon_axi_clk.clkr,
		[GCC_NPU_BWMON_CFG_AHB_CLK] = &gcc_npu_bwmon_cfg_ahb_clk.clkr,
		@@ -4041,7 +4014,6 @@ static struct clk_regmap *gcc_kona_clocks[] = {
		[GCC_NPU_DMA_CLK] = &gcc_npu_dma_clk.clkr,
		[GCC_NPU_GPLL0_CLK_SRC] = &gcc_npu_gpll0_clk_src.clkr,
		[GCC_NPU_GPLL0_DIV_CLK_SRC] = &gcc_npu_gpll0_div_clk_src.clkr,
		[GCC_NPU_TRIG_CLK] = &gcc_npu_trig_clk.clkr,
		[GCC_PCIE0_PHY_REFGEN_CLK] = &gcc_pcie0_phy_refgen_clk.clkr,
		[GCC_PCIE1_PHY_REFGEN_CLK] = &gcc_pcie1_phy_refgen_clk.clkr,
		[GCC_PCIE2_PHY_REFGEN_CLK] = &gcc_pcie2_phy_refgen_clk.clkr,

include/dt-bindings/clock/qcom,gcc-kona.h

+170 −172

Original line number	Diff line number	Diff line
		@@ -52,178 +52,176 @@
		#define GCC_GPU_IREF_EN 40
		#define GCC_GPU_MEMNOC_GFX_CLK 41
		#define GCC_GPU_SNOC_DVM_GFX_CLK 42
		#define GCC_NPU_AT_CLK 43
		#define GCC_NPU_AXI_CLK 44
		#define GCC_NPU_BWMON_AXI_CLK 45
		#define GCC_NPU_BWMON_CFG_AHB_CLK 46
		#define GCC_NPU_CFG_AHB_CLK 47
		#define GCC_NPU_DMA_CLK 48
		#define GCC_NPU_GPLL0_CLK_SRC 49
		#define GCC_NPU_GPLL0_DIV_CLK_SRC 50
		#define GCC_NPU_TRIG_CLK 51
		#define GCC_PCIE0_PHY_REFGEN_CLK 52
		#define GCC_PCIE1_PHY_REFGEN_CLK 53
		#define GCC_PCIE2_PHY_REFGEN_CLK 54
		#define GCC_PCIE_0_AUX_CLK 55
		#define GCC_PCIE_0_AUX_CLK_SRC 56
		#define GCC_PCIE_0_CFG_AHB_CLK 57
		#define GCC_PCIE_0_MSTR_AXI_CLK 58
		#define GCC_PCIE_0_PIPE_CLK 59
		#define GCC_PCIE_0_SLV_AXI_CLK 60
		#define GCC_PCIE_0_SLV_Q2A_AXI_CLK 61
		#define GCC_PCIE_1_AUX_CLK 62
		#define GCC_PCIE_1_AUX_CLK_SRC 63
		#define GCC_PCIE_1_CFG_AHB_CLK 64
		#define GCC_PCIE_1_MSTR_AXI_CLK 65
		#define GCC_PCIE_1_PIPE_CLK 66
		#define GCC_PCIE_1_SLV_AXI_CLK 67
		#define GCC_PCIE_1_SLV_Q2A_AXI_CLK 68
		#define GCC_PCIE_2_AUX_CLK 69
		#define GCC_PCIE_2_AUX_CLK_SRC 70
		#define GCC_PCIE_2_CFG_AHB_CLK 71
		#define GCC_PCIE_2_MSTR_AXI_CLK 72
		#define GCC_PCIE_2_PIPE_CLK 73
		#define GCC_PCIE_2_SLV_AXI_CLK 74
		#define GCC_PCIE_2_SLV_Q2A_AXI_CLK 75
		#define GCC_PCIE_MDM_CLKREF_EN 76
		#define GCC_PCIE_PHY_AUX_CLK 77
		#define GCC_PCIE_PHY_REFGEN_CLK_SRC 78
		#define GCC_PCIE_WIFI_CLKREF_EN 79
		#define GCC_PCIE_WIGIG_CLKREF_EN 80
		#define GCC_PDM2_CLK 81
		#define GCC_PDM2_CLK_SRC 82
		#define GCC_PDM_AHB_CLK 83
		#define GCC_PDM_XO4_CLK 84
		#define GCC_PRNG_AHB_CLK 85
		#define GCC_QMIP_CAMERA_NRT_AHB_CLK 86
		#define GCC_QMIP_CAMERA_RT_AHB_CLK 87
		#define GCC_QMIP_DISP_AHB_CLK 88
		#define GCC_QMIP_VIDEO_CVP_AHB_CLK 89
		#define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 90
		#define GCC_QUPV3_WRAP0_CORE_2X_CLK 91
		#define GCC_QUPV3_WRAP0_CORE_CLK 92
		#define GCC_QUPV3_WRAP0_S0_CLK 93
		#define GCC_QUPV3_WRAP0_S0_CLK_SRC 94
		#define GCC_QUPV3_WRAP0_S1_CLK 95
		#define GCC_QUPV3_WRAP0_S1_CLK_SRC 96
		#define GCC_QUPV3_WRAP0_S2_CLK 97
		#define GCC_QUPV3_WRAP0_S2_CLK_SRC 98
		#define GCC_QUPV3_WRAP0_S3_CLK 99
		#define GCC_QUPV3_WRAP0_S3_CLK_SRC 100
		#define GCC_QUPV3_WRAP0_S4_CLK 101
		#define GCC_QUPV3_WRAP0_S4_CLK_SRC 102
		#define GCC_QUPV3_WRAP0_S5_CLK 103
		#define GCC_QUPV3_WRAP0_S5_CLK_SRC 104
		#define GCC_QUPV3_WRAP0_S6_CLK 105
		#define GCC_QUPV3_WRAP0_S6_CLK_SRC 106
		#define GCC_QUPV3_WRAP0_S7_CLK 107
		#define GCC_QUPV3_WRAP0_S7_CLK_SRC 108
		#define GCC_QUPV3_WRAP1_CORE_2X_CLK 109
		#define GCC_QUPV3_WRAP1_CORE_CLK 110
		#define GCC_QUPV3_WRAP1_S0_CLK 111
		#define GCC_QUPV3_WRAP1_S0_CLK_SRC 112
		#define GCC_QUPV3_WRAP1_S1_CLK 113
		#define GCC_QUPV3_WRAP1_S1_CLK_SRC 114
		#define GCC_QUPV3_WRAP1_S2_CLK 115
		#define GCC_QUPV3_WRAP1_S2_CLK_SRC 116
		#define GCC_QUPV3_WRAP1_S3_CLK 117
		#define GCC_QUPV3_WRAP1_S3_CLK_SRC 118
		#define GCC_QUPV3_WRAP1_S4_CLK 119
		#define GCC_QUPV3_WRAP1_S4_CLK_SRC 120
		#define GCC_QUPV3_WRAP1_S5_CLK 121
		#define GCC_QUPV3_WRAP1_S5_CLK_SRC 122
		#define GCC_QUPV3_WRAP2_CORE_2X_CLK 123
		#define GCC_QUPV3_WRAP2_CORE_CLK 124
		#define GCC_QUPV3_WRAP2_S0_CLK 125
		#define GCC_QUPV3_WRAP2_S0_CLK_SRC 126
		#define GCC_QUPV3_WRAP2_S1_CLK 127
		#define GCC_QUPV3_WRAP2_S1_CLK_SRC 128
		#define GCC_QUPV3_WRAP2_S2_CLK 129
		#define GCC_QUPV3_WRAP2_S2_CLK_SRC 130
		#define GCC_QUPV3_WRAP2_S3_CLK 131
		#define GCC_QUPV3_WRAP2_S3_CLK_SRC 132
		#define GCC_QUPV3_WRAP2_S4_CLK 133
		#define GCC_QUPV3_WRAP2_S4_CLK_SRC 134
		#define GCC_QUPV3_WRAP2_S5_CLK 135
		#define GCC_QUPV3_WRAP2_S5_CLK_SRC 136
		#define GCC_QUPV3_WRAP_0_M_AHB_CLK 137
		#define GCC_QUPV3_WRAP_0_S_AHB_CLK 138
		#define GCC_QUPV3_WRAP_1_M_AHB_CLK 139
		#define GCC_QUPV3_WRAP_1_S_AHB_CLK 140
		#define GCC_QUPV3_WRAP_2_M_AHB_CLK 141
		#define GCC_QUPV3_WRAP_2_S_AHB_CLK 142
		#define GCC_SDCC2_AHB_CLK 143
		#define GCC_SDCC2_APPS_CLK 144
		#define GCC_SDCC2_APPS_CLK_SRC 145
		#define GCC_SDCC4_AHB_CLK 146
		#define GCC_SDCC4_APPS_CLK 147
		#define GCC_SDCC4_APPS_CLK_SRC 148
		#define GCC_SYS_NOC_CPUSS_AHB_CLK 149
		#define GCC_TSIF_AHB_CLK 150
		#define GCC_TSIF_INACTIVITY_TIMERS_CLK 151
		#define GCC_TSIF_REF_CLK 152
		#define GCC_TSIF_REF_CLK_SRC 153
		#define GCC_UFS_1X_CLKREF_EN 154
		#define GCC_UFS_CARD_AHB_CLK 155
		#define GCC_UFS_CARD_AXI_CLK 156
		#define GCC_UFS_CARD_AXI_CLK_SRC 157
		#define GCC_UFS_CARD_AXI_HW_CTL_CLK 158
		#define GCC_UFS_CARD_ICE_CORE_CLK 159
		#define GCC_UFS_CARD_ICE_CORE_CLK_SRC 160
		#define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK 161
		#define GCC_UFS_CARD_PHY_AUX_CLK 162
		#define GCC_UFS_CARD_PHY_AUX_CLK_SRC 163
		#define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK 164
		#define GCC_UFS_CARD_RX_SYMBOL_0_CLK 165
		#define GCC_UFS_CARD_RX_SYMBOL_1_CLK 166
		#define GCC_UFS_CARD_TX_SYMBOL_0_CLK 167
		#define GCC_UFS_CARD_UNIPRO_CORE_CLK 168
		#define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 169
		#define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK 170
		#define GCC_UFS_PHY_AHB_CLK 171
		#define GCC_UFS_PHY_AXI_CLK 172
		#define GCC_UFS_PHY_AXI_CLK_SRC 173
		#define GCC_UFS_PHY_AXI_HW_CTL_CLK 174
		#define GCC_UFS_PHY_ICE_CORE_CLK 175
		#define GCC_UFS_PHY_ICE_CORE_CLK_SRC 176
		#define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 177
		#define GCC_UFS_PHY_PHY_AUX_CLK 178
		#define GCC_UFS_PHY_PHY_AUX_CLK_SRC 179
		#define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 180
		#define GCC_UFS_PHY_RX_SYMBOL_0_CLK 181
		#define GCC_UFS_PHY_RX_SYMBOL_1_CLK 182
		#define GCC_UFS_PHY_TX_SYMBOL_0_CLK 183
		#define GCC_UFS_PHY_UNIPRO_CORE_CLK 184
		#define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 185
		#define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 186
		#define GCC_USB30_PRIM_MASTER_CLK 187
		#define GCC_USB30_PRIM_MASTER_CLK_SRC 188
		#define GCC_USB30_PRIM_MOCK_UTMI_CLK 189
		#define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 190
		#define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 191
		#define GCC_USB30_PRIM_SLEEP_CLK 192
		#define GCC_USB30_SEC_MASTER_CLK 193
		#define GCC_USB30_SEC_MASTER_CLK_SRC 194
		#define GCC_USB30_SEC_MOCK_UTMI_CLK 195
		#define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 196
		#define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 197
		#define GCC_USB30_SEC_SLEEP_CLK 198
		#define GCC_USB3_PRIM_PHY_AUX_CLK 199
		#define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 200
		#define GCC_USB3_PRIM_PHY_COM_AUX_CLK 201
		#define GCC_USB3_PRIM_PHY_PIPE_CLK 202
		#define GCC_USB3_SEC_CLKREF_EN 203
		#define GCC_USB3_SEC_PHY_AUX_CLK 204
		#define GCC_USB3_SEC_PHY_AUX_CLK_SRC 205
		#define GCC_USB3_SEC_PHY_COM_AUX_CLK 206
		#define GCC_USB3_SEC_PHY_PIPE_CLK 207
		#define GCC_VIDEO_AHB_CLK 208
		#define GCC_VIDEO_AXI0_CLK 209
		#define GCC_VIDEO_AXI1_CLK 210
		#define GCC_VIDEO_XO_CLK 211
		#define GPLL0 212
		#define GPLL0_OUT_EVEN 213
		#define GPLL9 214
		#define GCC_NPU_AXI_CLK 43
		#define GCC_NPU_BWMON_AXI_CLK 44
		#define GCC_NPU_BWMON_CFG_AHB_CLK 45
		#define GCC_NPU_CFG_AHB_CLK 46
		#define GCC_NPU_DMA_CLK 47
		#define GCC_NPU_GPLL0_CLK_SRC 48
		#define GCC_NPU_GPLL0_DIV_CLK_SRC 49
		#define GCC_PCIE0_PHY_REFGEN_CLK 50
		#define GCC_PCIE1_PHY_REFGEN_CLK 51
		#define GCC_PCIE2_PHY_REFGEN_CLK 52
		#define GCC_PCIE_0_AUX_CLK 53
		#define GCC_PCIE_0_AUX_CLK_SRC 54
		#define GCC_PCIE_0_CFG_AHB_CLK 55
		#define GCC_PCIE_0_MSTR_AXI_CLK 56
		#define GCC_PCIE_0_PIPE_CLK 57
		#define GCC_PCIE_0_SLV_AXI_CLK 58
		#define GCC_PCIE_0_SLV_Q2A_AXI_CLK 59
		#define GCC_PCIE_1_AUX_CLK 60
		#define GCC_PCIE_1_AUX_CLK_SRC 61
		#define GCC_PCIE_1_CFG_AHB_CLK 62
		#define GCC_PCIE_1_MSTR_AXI_CLK 63
		#define GCC_PCIE_1_PIPE_CLK 64
		#define GCC_PCIE_1_SLV_AXI_CLK 65
		#define GCC_PCIE_1_SLV_Q2A_AXI_CLK 66
		#define GCC_PCIE_2_AUX_CLK 67
		#define GCC_PCIE_2_AUX_CLK_SRC 68
		#define GCC_PCIE_2_CFG_AHB_CLK 69
		#define GCC_PCIE_2_MSTR_AXI_CLK 70
		#define GCC_PCIE_2_PIPE_CLK 71
		#define GCC_PCIE_2_SLV_AXI_CLK 72
		#define GCC_PCIE_2_SLV_Q2A_AXI_CLK 73
		#define GCC_PCIE_MDM_CLKREF_EN 74
		#define GCC_PCIE_PHY_AUX_CLK 75
		#define GCC_PCIE_PHY_REFGEN_CLK_SRC 76
		#define GCC_PCIE_WIFI_CLKREF_EN 77
		#define GCC_PCIE_WIGIG_CLKREF_EN 78
		#define GCC_PDM2_CLK 79
		#define GCC_PDM2_CLK_SRC 80
		#define GCC_PDM_AHB_CLK 81
		#define GCC_PDM_XO4_CLK 82
		#define GCC_PRNG_AHB_CLK 83
		#define GCC_QMIP_CAMERA_NRT_AHB_CLK 84
		#define GCC_QMIP_CAMERA_RT_AHB_CLK 85
		#define GCC_QMIP_DISP_AHB_CLK 86
		#define GCC_QMIP_VIDEO_CVP_AHB_CLK 87
		#define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 88
		#define GCC_QUPV3_WRAP0_CORE_2X_CLK 89
		#define GCC_QUPV3_WRAP0_CORE_CLK 90
		#define GCC_QUPV3_WRAP0_S0_CLK 91
		#define GCC_QUPV3_WRAP0_S0_CLK_SRC 92
		#define GCC_QUPV3_WRAP0_S1_CLK 93
		#define GCC_QUPV3_WRAP0_S1_CLK_SRC 94
		#define GCC_QUPV3_WRAP0_S2_CLK 95
		#define GCC_QUPV3_WRAP0_S2_CLK_SRC 96
		#define GCC_QUPV3_WRAP0_S3_CLK 97
		#define GCC_QUPV3_WRAP0_S3_CLK_SRC 98
		#define GCC_QUPV3_WRAP0_S4_CLK 99
		#define GCC_QUPV3_WRAP0_S4_CLK_SRC 100
		#define GCC_QUPV3_WRAP0_S5_CLK 101
		#define GCC_QUPV3_WRAP0_S5_CLK_SRC 102
		#define GCC_QUPV3_WRAP0_S6_CLK 103
		#define GCC_QUPV3_WRAP0_S6_CLK_SRC 104
		#define GCC_QUPV3_WRAP0_S7_CLK 105
		#define GCC_QUPV3_WRAP0_S7_CLK_SRC 106
		#define GCC_QUPV3_WRAP1_CORE_2X_CLK 107
		#define GCC_QUPV3_WRAP1_CORE_CLK 108
		#define GCC_QUPV3_WRAP1_S0_CLK 109
		#define GCC_QUPV3_WRAP1_S0_CLK_SRC 110
		#define GCC_QUPV3_WRAP1_S1_CLK 111
		#define GCC_QUPV3_WRAP1_S1_CLK_SRC 112
		#define GCC_QUPV3_WRAP1_S2_CLK 113
		#define GCC_QUPV3_WRAP1_S2_CLK_SRC 114
		#define GCC_QUPV3_WRAP1_S3_CLK 115
		#define GCC_QUPV3_WRAP1_S3_CLK_SRC 116
		#define GCC_QUPV3_WRAP1_S4_CLK 117
		#define GCC_QUPV3_WRAP1_S4_CLK_SRC 118
		#define GCC_QUPV3_WRAP1_S5_CLK 119
		#define GCC_QUPV3_WRAP1_S5_CLK_SRC 120
		#define GCC_QUPV3_WRAP2_CORE_2X_CLK 121
		#define GCC_QUPV3_WRAP2_CORE_CLK 122
		#define GCC_QUPV3_WRAP2_S0_CLK 123
		#define GCC_QUPV3_WRAP2_S0_CLK_SRC 124
		#define GCC_QUPV3_WRAP2_S1_CLK 125
		#define GCC_QUPV3_WRAP2_S1_CLK_SRC 126
		#define GCC_QUPV3_WRAP2_S2_CLK 127
		#define GCC_QUPV3_WRAP2_S2_CLK_SRC 128
		#define GCC_QUPV3_WRAP2_S3_CLK 129
		#define GCC_QUPV3_WRAP2_S3_CLK_SRC 130
		#define GCC_QUPV3_WRAP2_S4_CLK 131
		#define GCC_QUPV3_WRAP2_S4_CLK_SRC 132
		#define GCC_QUPV3_WRAP2_S5_CLK 133
		#define GCC_QUPV3_WRAP2_S5_CLK_SRC 134
		#define GCC_QUPV3_WRAP_0_M_AHB_CLK 135
		#define GCC_QUPV3_WRAP_0_S_AHB_CLK 136
		#define GCC_QUPV3_WRAP_1_M_AHB_CLK 137
		#define GCC_QUPV3_WRAP_1_S_AHB_CLK 138
		#define GCC_QUPV3_WRAP_2_M_AHB_CLK 139
		#define GCC_QUPV3_WRAP_2_S_AHB_CLK 140
		#define GCC_SDCC2_AHB_CLK 141
		#define GCC_SDCC2_APPS_CLK 142
		#define GCC_SDCC2_APPS_CLK_SRC 143
		#define GCC_SDCC4_AHB_CLK 144
		#define GCC_SDCC4_APPS_CLK 145
		#define GCC_SDCC4_APPS_CLK_SRC 146
		#define GCC_SYS_NOC_CPUSS_AHB_CLK 147
		#define GCC_TSIF_AHB_CLK 148
		#define GCC_TSIF_INACTIVITY_TIMERS_CLK 149
		#define GCC_TSIF_REF_CLK 150
		#define GCC_TSIF_REF_CLK_SRC 151
		#define GCC_UFS_1X_CLKREF_EN 152
		#define GCC_UFS_CARD_AHB_CLK 153
		#define GCC_UFS_CARD_AXI_CLK 154
		#define GCC_UFS_CARD_AXI_CLK_SRC 155
		#define GCC_UFS_CARD_AXI_HW_CTL_CLK 156
		#define GCC_UFS_CARD_ICE_CORE_CLK 157
		#define GCC_UFS_CARD_ICE_CORE_CLK_SRC 158
		#define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK 159
		#define GCC_UFS_CARD_PHY_AUX_CLK 160
		#define GCC_UFS_CARD_PHY_AUX_CLK_SRC 161
		#define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK 162
		#define GCC_UFS_CARD_RX_SYMBOL_0_CLK 163
		#define GCC_UFS_CARD_RX_SYMBOL_1_CLK 164
		#define GCC_UFS_CARD_TX_SYMBOL_0_CLK 165
		#define GCC_UFS_CARD_UNIPRO_CORE_CLK 166
		#define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 167
		#define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK 168
		#define GCC_UFS_PHY_AHB_CLK 169
		#define GCC_UFS_PHY_AXI_CLK 170
		#define GCC_UFS_PHY_AXI_CLK_SRC 171
		#define GCC_UFS_PHY_AXI_HW_CTL_CLK 172
		#define GCC_UFS_PHY_ICE_CORE_CLK 173
		#define GCC_UFS_PHY_ICE_CORE_CLK_SRC 174
		#define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 175
		#define GCC_UFS_PHY_PHY_AUX_CLK 176
		#define GCC_UFS_PHY_PHY_AUX_CLK_SRC 177
		#define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 178
		#define GCC_UFS_PHY_RX_SYMBOL_0_CLK 179
		#define GCC_UFS_PHY_RX_SYMBOL_1_CLK 180
		#define GCC_UFS_PHY_TX_SYMBOL_0_CLK 181
		#define GCC_UFS_PHY_UNIPRO_CORE_CLK 182
		#define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 183
		#define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 184
		#define GCC_USB30_PRIM_MASTER_CLK 185
		#define GCC_USB30_PRIM_MASTER_CLK_SRC 186
		#define GCC_USB30_PRIM_MOCK_UTMI_CLK 187
		#define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 188
		#define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 189
		#define GCC_USB30_PRIM_SLEEP_CLK 190
		#define GCC_USB30_SEC_MASTER_CLK 191
		#define GCC_USB30_SEC_MASTER_CLK_SRC 192
		#define GCC_USB30_SEC_MOCK_UTMI_CLK 193
		#define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 194
		#define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 195
		#define GCC_USB30_SEC_SLEEP_CLK 196
		#define GCC_USB3_PRIM_PHY_AUX_CLK 197
		#define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 198
		#define GCC_USB3_PRIM_PHY_COM_AUX_CLK 199
		#define GCC_USB3_PRIM_PHY_PIPE_CLK 200
		#define GCC_USB3_SEC_CLKREF_EN 201
		#define GCC_USB3_SEC_PHY_AUX_CLK 202
		#define GCC_USB3_SEC_PHY_AUX_CLK_SRC 203
		#define GCC_USB3_SEC_PHY_COM_AUX_CLK 204
		#define GCC_USB3_SEC_PHY_PIPE_CLK 205
		#define GCC_VIDEO_AHB_CLK 206
		#define GCC_VIDEO_AXI0_CLK 207
		#define GCC_VIDEO_AXI1_CLK 208
		#define GCC_VIDEO_XO_CLK 209
		#define GPLL0 210
		#define GPLL0_OUT_EVEN 211
		#define GPLL9 212

		/* GCC resets */
		#define GCC_DPM_BCR 0