Donate to e Foundation | Murena handsets with /e/OS | Own a part of Murena! Learn more

Commit afde8560 authored by sfking@fdwdc.com's avatar sfking@fdwdc.com Committed by Greg Ungerer
Browse files

generic GPIO support for the Freescale Coldfire 520x. 



Add support for the 520x.

Signed-off-by: default avatarSteven King <sfking@fdwdc.com>
Signed-off-by: default avatarGreg Ungerer <gerg@uclinux.org>
parent 24a1836e

arch/m68k/include/asm/m520xsim.h

+56 −0
Original line number Diff line number Diff line
@@ -41,6 +41,62 @@ 
#define MCFSIM_SDCS0        0x000a8110	/* SDRAM Chip Select 0 Configuration */

#define MCFSIM_SDCS1        0x000a8114	/* SDRAM Chip Select 1 Configuration */



#define MCFEPORT_EPDDR			0xFC088002

#define MCFEPORT_EPDR			0xFC088004

#define MCFEPORT_EPPDR			0xFC088005



#define MCFGPIO_PODR_BUSCTL		0xFC0A4000

#define MCFGPIO_PODR_BE			0xFC0A4001

#define MCFGPIO_PODR_CS			0xFC0A4002

#define MCFGPIO_PODR_FECI2C		0xFC0A4003

#define MCFGPIO_PODR_QSPI		0xFC0A4004

#define MCFGPIO_PODR_TIMER		0xFC0A4005

#define MCFGPIO_PODR_UART		0xFC0A4006

#define MCFGPIO_PODR_FECH		0xFC0A4007

#define MCFGPIO_PODR_FECL		0xFC0A4008



#define MCFGPIO_PDDR_BUSCTL		0xFC0A400C

#define MCFGPIO_PDDR_BE			0xFC0A400D

#define MCFGPIO_PDDR_CS			0xFC0A400E

#define MCFGPIO_PDDR_FECI2C		0xFC0A400F

#define MCFGPIO_PDDR_QSPI		0xFC0A4010

#define MCFGPIO_PDDR_TIMER		0xFC0A4011

#define MCFGPIO_PDDR_UART		0xFC0A4012

#define MCFGPIO_PDDR_FECH		0xFC0A4013

#define MCFGPIO_PDDR_FECL		0xFC0A4014



#define MCFGPIO_PPDSDR_BUSCTL		0xFC0A401A

#define MCFGPIO_PPDSDR_BE		0xFC0A401B

#define MCFGPIO_PPDSDR_CS		0xFC0A401C

#define MCFGPIO_PPDSDR_FECI2C		0xFC0A401D

#define MCFGPIO_PPDSDR_QSPI		0xFC0A401E

#define MCFGPIO_PPDSDR_TIMER		0xFC0A401F

#define MCFGPIO_PPDSDR_UART		0xFC0A4021

#define MCFGPIO_PPDSDR_FECH		0xFC0A4021

#define MCFGPIO_PPDSDR_FECL		0xFC0A4022



#define MCFGPIO_PCLRR_BUSCTL		0xFC0A4024

#define MCFGPIO_PCLRR_BE		0xFC0A4025

#define MCFGPIO_PCLRR_CS		0xFC0A4026

#define MCFGPIO_PCLRR_FECI2C		0xFC0A4027

#define MCFGPIO_PCLRR_QSPI		0xFC0A4028

#define MCFGPIO_PCLRR_TIMER		0xFC0A4029

#define MCFGPIO_PCLRR_UART		0xFC0A402A

#define MCFGPIO_PCLRR_FECH		0xFC0A402B

#define MCFGPIO_PCLRR_FECL		0xFC0A402C

/*

 * Generic GPIO support

 */

#define MCFGPIO_PODR			MCFGPIO_PODR_BUSCTL

#define MCFGPIO_PDDR			MCFGPIO_PDDR_BUSCTL

#define MCFGPIO_PPDR			MCFGPIO_PPDSDR_BUSCTL

#define MCFGPIO_SETR			MCFGPIO_PPDSDR_BUSCTL

#define MCFGPIO_CLRR			MCFGPIO_PCLRR_BUSCTL



#define MCFGPIO_PIN_MAX			80

#define MCFGPIO_IRQ_MAX			8

#define MCFGPIO_IRQ_VECBASE		MCFINT_VECBASE

/****************************************************************************/



#define MCF_GPIO_PAR_UART                   (0xA4036)

#define MCF_GPIO_PAR_FECI2C                 (0xA4033)

arch/m68knommu/platform/520x/Makefile

+1 −1
Original line number Diff line number Diff line
@@ -14,4 +14,4 @@ 


asflags-$(CONFIG_FULLDEBUG) := -DDEBUGGER_COMPATIBLE_CACHE=1



obj-y := config.o
 
obj-y := config.o gpio.o

arch/m68knommu/platform/520x/gpio.c

0 → 100644
+211 −0
Original line number Diff line number Diff line 
/*

 * Coldfire generic GPIO support

 *

 * (C) Copyright 2009, Steven King <sfking@fdwdc.com>

 *

 * This program is free software; you can redistribute it and/or modify

 * it under the terms of the GNU General Public License as published by

 * the Free Software Foundation; version 2 of the License.

 *

 * This program is distributed in the hope that it will be useful,

 * but WITHOUT ANY WARRANTY; without even the implied warranty of

 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the

 * GNU General Public License for more details.

*/



#include <linux/kernel.h>

#include <linux/init.h>



#include <asm/coldfire.h>

#include <asm/mcfsim.h>

#include <asm/mcfgpio.h>



static struct mcf_gpio_chip mcf_gpio_chips[] = {

	{

		.gpio_chip			= {

			.label			= "PIRQ",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value,

			.ngpio			= 8,

		},

		.pddr				= MCFEPORT_EPDDR,

		.podr				= MCFEPORT_EPDR,

		.ppdr				= MCFEPORT_EPPDR,

	},

	{

		.gpio_chip			= {

			.label			= "BUSCTL",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value_fast,

			.base			= 8,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_BUSCTL,

		.podr				= MCFGPIO_PODR_BUSCTL,

		.ppdr				= MCFGPIO_PPDSDR_BUSCTL,

		.setr				= MCFGPIO_PPDSDR_BUSCTL,

		.clrr				= MCFGPIO_PCLRR_BUSCTL,

	},

	{

		.gpio_chip			= {

			.label			= "BE",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value_fast,

			.base			= 16,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_BE,

		.podr				= MCFGPIO_PODR_BE,

		.ppdr				= MCFGPIO_PPDSDR_BE,

		.setr				= MCFGPIO_PPDSDR_BE,

		.clrr				= MCFGPIO_PCLRR_BE,

	},

	{

		.gpio_chip			= {

			.label			= "CS",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value_fast,

			.base			= 25,

			.ngpio			= 3,

		},

		.pddr				= MCFGPIO_PDDR_CS,

		.podr				= MCFGPIO_PODR_CS,

		.ppdr				= MCFGPIO_PPDSDR_CS,

		.setr				= MCFGPIO_PPDSDR_CS,

		.clrr				= MCFGPIO_PCLRR_CS,

	},

	{

		.gpio_chip			= {

			.label			= "FECI2C",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value_fast,

			.base			= 32,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_FECI2C,

		.podr				= MCFGPIO_PODR_FECI2C,

		.ppdr				= MCFGPIO_PPDSDR_FECI2C,

		.setr				= MCFGPIO_PPDSDR_FECI2C,

		.clrr				= MCFGPIO_PCLRR_FECI2C,

	},

	{

		.gpio_chip			= {

			.label			= "QSPI",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value_fast,

			.base			= 40,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_QSPI,

		.podr				= MCFGPIO_PODR_QSPI,

		.ppdr				= MCFGPIO_PPDSDR_QSPI,

		.setr				= MCFGPIO_PPDSDR_QSPI,

		.clrr				= MCFGPIO_PCLRR_QSPI,

	},

	{

		.gpio_chip			= {

			.label			= "TIMER",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value_fast,

			.base			= 48,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_TIMER,

		.podr				= MCFGPIO_PODR_TIMER,

		.ppdr				= MCFGPIO_PPDSDR_TIMER,

		.setr				= MCFGPIO_PPDSDR_TIMER,

		.clrr				= MCFGPIO_PCLRR_TIMER,

	},

	{

		.gpio_chip			= {

			.label			= "UART",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value_fast,

			.base			= 56,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_UART,

		.podr				= MCFGPIO_PODR_UART,

		.ppdr				= MCFGPIO_PPDSDR_UART,

		.setr				= MCFGPIO_PPDSDR_UART,

		.clrr				= MCFGPIO_PCLRR_UART,

	},

	{

		.gpio_chip			= {

			.label			= "FECH",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value_fast,

			.base			= 64,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_FECH,

		.podr				= MCFGPIO_PODR_FECH,

		.ppdr				= MCFGPIO_PPDSDR_FECH,

		.setr				= MCFGPIO_PPDSDR_FECH,

		.clrr				= MCFGPIO_PCLRR_FECH,

	},

	{

		.gpio_chip			= {

			.label			= "FECL",

			.request		= mcf_gpio_request,

			.free			= mcf_gpio_free,

			.direction_input	= mcf_gpio_direction_input,

			.direction_output	= mcf_gpio_direction_output,

			.get			= mcf_gpio_get_value,

			.set			= mcf_gpio_set_value_fast,

			.base			= 72,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_FECL,

		.podr				= MCFGPIO_PODR_FECL,

		.ppdr				= MCFGPIO_PPDSDR_FECL,

		.setr				= MCFGPIO_PPDSDR_FECL,

		.clrr				= MCFGPIO_PCLRR_FECL,

	},

};



static int __init mcf_gpio_init(void)

{

	unsigned i = 0;

	while (i < ARRAY_SIZE(mcf_gpio_chips))

		(void)gpiochip_add((struct gpio_chip *)&mcf_gpio_chips[i++]);

	return 0;

}



core_initcall(mcf_gpio_init);