Donate to e Foundation | Murena handsets with /e/OS | Own a part of Murena! Learn more

Commit fed912b1 authored by Tony Truong's avatar Tony Truong Committed by Gerrit - the friendly Code Review server
Browse files

ARM: dts: msm: remove unused PCIe clock PCIE_PHY_AUX_CLK for kona 



PCIE_PHY_AUX_CLK is not routed/connected on kona. Therefore,
remove this clock from all PCIe nodes on kona.

Change-Id: I6645cef2412758de46a6e7bf0ba6cc26cffa6b02
Signed-off-by: default avatarTony Truong <truong@codeaurora.org>
parent 6a101c99

arch/arm64/boot/dts/qcom/kona-pcie.dtsi

+3 −6
Original line number Diff line number Diff line
@@ -71,14 +71,13 @@ 
			<&clock_gcc GCC_PCIE_0_SLV_Q2A_AXI_CLK>,

			<&clock_gcc GCC_AGGRE_NOC_PCIE_TBU_CLK>,

			<&clock_gcc GCC_PCIE0_PHY_REFGEN_CLK>,

			<&clock_gcc GCC_PCIE_PHY_AUX_CLK>,

			<&clock_gcc GCC_DDRSS_PCIE_SF_TBU_CLK>;

		clock-names = "pcie_0_pipe_clk", "pcie_0_ref_clk_src",

				"pcie_0_aux_clk", "pcie_0_cfg_ahb_clk",

				"pcie_0_mstr_axi_clk", "pcie_0_slv_axi_clk",

				"pcie_0_ldo", "pcie_0_slv_q2a_axi_clk",

				"pcie_tbu_clk", "pcie_phy_refgen_clk",

				"pcie_phy_aux_clk", "pcie_ddrss_sf_tbu_clk";

				"pcie_ddrss_sf_tbu_clk";

		max-clock-frequency-hz = <0>, <0>, <19200000>, <0>, <0>, <0>,

					<0>, <0>, <0>, <0>, <100000000>, <0>;
@@ -311,14 +310,13 @@ 
			<&clock_gcc GCC_PCIE_1_SLV_Q2A_AXI_CLK>,

			<&clock_gcc GCC_AGGRE_NOC_PCIE_TBU_CLK>,

			<&clock_gcc GCC_PCIE1_PHY_REFGEN_CLK>,

			<&clock_gcc GCC_PCIE_PHY_AUX_CLK>,

			<&clock_gcc GCC_DDRSS_PCIE_SF_TBU_CLK>;

		clock-names = "pcie_1_pipe_clk", "pcie_1_ref_clk_src",

				"pcie_1_aux_clk", "pcie_1_cfg_ahb_clk",

				"pcie_1_mstr_axi_clk", "pcie_1_slv_axi_clk",

				"pcie_1_ldo", "pcie_1_slv_q2a_axi_clk",

				"pcie_tbu_clk", "pcie_phy_refgen_clk",

				"pcie_phy_aux_clk", "pcie_ddrss_sf_tbu_clk";

				"pcie_ddrss_sf_tbu_clk";

		max-clock-frequency-hz = <0>, <0>, <19200000>, <0>, <0>, <0>,

					<0>, <0>, <0>, <0>, <100000000>, <0>;
@@ -590,14 +588,13 @@ 
			<&clock_gcc GCC_PCIE_2_SLV_Q2A_AXI_CLK>,

			<&clock_gcc GCC_AGGRE_NOC_PCIE_TBU_CLK>,

			<&clock_gcc GCC_PCIE2_PHY_REFGEN_CLK>,

			<&clock_gcc GCC_PCIE_PHY_AUX_CLK>,

			<&clock_gcc GCC_DDRSS_PCIE_SF_TBU_CLK>;

		clock-names = "pcie_2_pipe_clk", "pcie_2_ref_clk_src",

				"pcie_2_aux_clk", "pcie_2_cfg_ahb_clk",

				"pcie_2_mstr_axi_clk", "pcie_2_slv_axi_clk",

				"pcie_2_ldo", "pcie_2_slv_q2a_axi_clk",

				"pcie_tbu_clk", "pcie_phy_refgen_clk",

				"pcie_phy_aux_clk", "pcie_ddrss_sf_tbu_clk";

				"pcie_ddrss_sf_tbu_clk";

		max-clock-frequency-hz = <0>, <0>, <19200000>, <0>, <0>, <0>,

					<0>, <0>, <0>, <0>, <100000000>, <0>;