Loading drivers/platform/msm/ipa/ipa_v3/ipahal/ipahal.c +12 −4 Original line number Diff line number Diff line Loading @@ -1219,7 +1219,7 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, ctx = (struct ipa_hw_hdr_proc_ctx_add_hdr_seq *) (base + offset); ctx->hdr_add.tlv.type = IPA_PROC_CTX_TLV_TYPE_HDR_ADD; ctx->hdr_add.tlv.length = is_64 ? 2 : 1; ctx->hdr_add.tlv.length = 2; ctx->hdr_add.tlv.value = hdr_len; hdr_addr = is_hdr_proc_ctx ? phys_base : hdr_base_addr + offset_entry->offset; Loading @@ -1227,6 +1227,8 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, hdr_addr); IPAHAL_CP_PROC_CTX_HEADER_UPDATE(ctx->hdr_add.hdr_addr, ctx->hdr_add.hdr_addr_hi, hdr_addr); if (!is_64) ctx->hdr_add.hdr_addr_hi = 0; ctx->end.type = IPA_PROC_CTX_TLV_TYPE_END; ctx->end.length = 0; ctx->end.value = 0; Loading @@ -1236,7 +1238,7 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, ctx = (struct ipa_hw_hdr_proc_ctx_add_l2tp_hdr_cmd_seq *) (base + offset); ctx->hdr_add.tlv.type = IPA_PROC_CTX_TLV_TYPE_HDR_ADD; ctx->hdr_add.tlv.length = is_64 ? 2 : 1; ctx->hdr_add.tlv.length = 2; ctx->hdr_add.tlv.value = hdr_len; hdr_addr = is_hdr_proc_ctx ? phys_base : hdr_base_addr + offset_entry->offset; Loading @@ -1244,6 +1246,8 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, hdr_addr); IPAHAL_CP_PROC_CTX_HEADER_UPDATE(ctx->hdr_add.hdr_addr, ctx->hdr_add.hdr_addr_hi, hdr_addr); if (!is_64) ctx->hdr_add.hdr_addr_hi = 0; ctx->l2tp_params.tlv.type = IPA_PROC_CTX_TLV_TYPE_PROC_CMD; ctx->l2tp_params.tlv.length = 1; ctx->l2tp_params.tlv.value = Loading @@ -1265,7 +1269,7 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, ctx = (struct ipa_hw_hdr_proc_ctx_remove_l2tp_hdr_cmd_seq *) (base + offset); ctx->hdr_add.tlv.type = IPA_PROC_CTX_TLV_TYPE_HDR_ADD; ctx->hdr_add.tlv.length = is_64 ? 2 : 1; ctx->hdr_add.tlv.length = 2; ctx->hdr_add.tlv.value = hdr_len; hdr_addr = is_hdr_proc_ctx ? phys_base : hdr_base_addr + offset_entry->offset; Loading @@ -1273,6 +1277,8 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, hdr_addr, ctx->hdr_add.tlv.value); IPAHAL_CP_PROC_CTX_HEADER_UPDATE(ctx->hdr_add.hdr_addr, ctx->hdr_add.hdr_addr_hi, hdr_addr); if (!is_64) ctx->hdr_add.hdr_addr_hi = 0; ctx->l2tp_params.tlv.type = IPA_PROC_CTX_TLV_TYPE_PROC_CMD; ctx->l2tp_params.tlv.length = 1; ctx->l2tp_params.tlv.value = Loading Loading @@ -1303,7 +1309,7 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, ctx = (struct ipa_hw_hdr_proc_ctx_add_hdr_cmd_seq *) (base + offset); ctx->hdr_add.tlv.type = IPA_PROC_CTX_TLV_TYPE_HDR_ADD; ctx->hdr_add.tlv.length = is_64 ? 2 : 1; ctx->hdr_add.tlv.length = 2; ctx->hdr_add.tlv.value = hdr_len; hdr_addr = is_hdr_proc_ctx ? phys_base : hdr_base_addr + offset_entry->offset; Loading @@ -1311,6 +1317,8 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, hdr_addr); IPAHAL_CP_PROC_CTX_HEADER_UPDATE(ctx->hdr_add.hdr_addr, ctx->hdr_add.hdr_addr_hi, hdr_addr); if (!is_64) ctx->hdr_add.hdr_addr_hi = 0; ctx->cmd.type = IPA_PROC_CTX_TLV_TYPE_PROC_CMD; ctx->cmd.length = 0; switch (type) { Loading Loading
drivers/platform/msm/ipa/ipa_v3/ipahal/ipahal.c +12 −4 Original line number Diff line number Diff line Loading @@ -1219,7 +1219,7 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, ctx = (struct ipa_hw_hdr_proc_ctx_add_hdr_seq *) (base + offset); ctx->hdr_add.tlv.type = IPA_PROC_CTX_TLV_TYPE_HDR_ADD; ctx->hdr_add.tlv.length = is_64 ? 2 : 1; ctx->hdr_add.tlv.length = 2; ctx->hdr_add.tlv.value = hdr_len; hdr_addr = is_hdr_proc_ctx ? phys_base : hdr_base_addr + offset_entry->offset; Loading @@ -1227,6 +1227,8 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, hdr_addr); IPAHAL_CP_PROC_CTX_HEADER_UPDATE(ctx->hdr_add.hdr_addr, ctx->hdr_add.hdr_addr_hi, hdr_addr); if (!is_64) ctx->hdr_add.hdr_addr_hi = 0; ctx->end.type = IPA_PROC_CTX_TLV_TYPE_END; ctx->end.length = 0; ctx->end.value = 0; Loading @@ -1236,7 +1238,7 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, ctx = (struct ipa_hw_hdr_proc_ctx_add_l2tp_hdr_cmd_seq *) (base + offset); ctx->hdr_add.tlv.type = IPA_PROC_CTX_TLV_TYPE_HDR_ADD; ctx->hdr_add.tlv.length = is_64 ? 2 : 1; ctx->hdr_add.tlv.length = 2; ctx->hdr_add.tlv.value = hdr_len; hdr_addr = is_hdr_proc_ctx ? phys_base : hdr_base_addr + offset_entry->offset; Loading @@ -1244,6 +1246,8 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, hdr_addr); IPAHAL_CP_PROC_CTX_HEADER_UPDATE(ctx->hdr_add.hdr_addr, ctx->hdr_add.hdr_addr_hi, hdr_addr); if (!is_64) ctx->hdr_add.hdr_addr_hi = 0; ctx->l2tp_params.tlv.type = IPA_PROC_CTX_TLV_TYPE_PROC_CMD; ctx->l2tp_params.tlv.length = 1; ctx->l2tp_params.tlv.value = Loading @@ -1265,7 +1269,7 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, ctx = (struct ipa_hw_hdr_proc_ctx_remove_l2tp_hdr_cmd_seq *) (base + offset); ctx->hdr_add.tlv.type = IPA_PROC_CTX_TLV_TYPE_HDR_ADD; ctx->hdr_add.tlv.length = is_64 ? 2 : 1; ctx->hdr_add.tlv.length = 2; ctx->hdr_add.tlv.value = hdr_len; hdr_addr = is_hdr_proc_ctx ? phys_base : hdr_base_addr + offset_entry->offset; Loading @@ -1273,6 +1277,8 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, hdr_addr, ctx->hdr_add.tlv.value); IPAHAL_CP_PROC_CTX_HEADER_UPDATE(ctx->hdr_add.hdr_addr, ctx->hdr_add.hdr_addr_hi, hdr_addr); if (!is_64) ctx->hdr_add.hdr_addr_hi = 0; ctx->l2tp_params.tlv.type = IPA_PROC_CTX_TLV_TYPE_PROC_CMD; ctx->l2tp_params.tlv.length = 1; ctx->l2tp_params.tlv.value = Loading Loading @@ -1303,7 +1309,7 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, ctx = (struct ipa_hw_hdr_proc_ctx_add_hdr_cmd_seq *) (base + offset); ctx->hdr_add.tlv.type = IPA_PROC_CTX_TLV_TYPE_HDR_ADD; ctx->hdr_add.tlv.length = is_64 ? 2 : 1; ctx->hdr_add.tlv.length = 2; ctx->hdr_add.tlv.value = hdr_len; hdr_addr = is_hdr_proc_ctx ? phys_base : hdr_base_addr + offset_entry->offset; Loading @@ -1311,6 +1317,8 @@ static int ipahal_cp_proc_ctx_to_hw_buff_v3(enum ipa_hdr_proc_type type, hdr_addr); IPAHAL_CP_PROC_CTX_HEADER_UPDATE(ctx->hdr_add.hdr_addr, ctx->hdr_add.hdr_addr_hi, hdr_addr); if (!is_64) ctx->hdr_add.hdr_addr_hi = 0; ctx->cmd.type = IPA_PROC_CTX_TLV_TYPE_PROC_CMD; ctx->cmd.length = 0; switch (type) { Loading