Donate to e Foundation | Murena handsets with /e/OS | Own a part of Murena! Learn more

Commit 0891bd94 authored by Hareesh Gundu's avatar Hareesh Gundu
Browse files

msm: kgsl: Add A504 GPU support for SDM429 



Add A504 GPU ID and initial settings to support
graphics functionality on SDM429.

Change-Id: I3e967cea59cd8d5eb687ba5701a80689a24c0475
Signed-off-by: default avatarHareesh Gundu <hareeshg@codeaurora.org>
parent 9dc2bc80

drivers/gpu/msm/adreno-gpulist.h

+14 −0
Original line number Diff line number Diff line
@@ -201,6 +201,20 @@ static const struct adreno_gpu_core adreno_gpulist[] = { 
		.max_power = 5448,

		.regfw_name = "a530v3_seq.fw2",

	},

	{

		.gpurev = ADRENO_REV_A504,

		.core = 5,

		.major = 0,

		.minor = 4,

		.patchid = ANY_ID,

		.features = ADRENO_PREEMPTION | ADRENO_64BIT,

		.pm4fw_name = "a530_pm4.fw",

		.pfpfw_name = "a530_pfp.fw",

		.gpudev = &adreno_a5xx_gpudev,

		.gmem_size = (SZ_128K + SZ_8K),

		.num_protected_regs = 0x20,

		.busy_mask = 0xFFFFFFFE,

	},

	{

		.gpurev = ADRENO_REV_A505,

		.core = 5,

drivers/gpu/msm/adreno.h

+4 −2
Original line number Diff line number Diff line
@@ -203,6 +203,7 @@ enum adreno_gpurev { 
	ADRENO_REV_A418 = 418,

	ADRENO_REV_A420 = 420,

	ADRENO_REV_A430 = 430,

	ADRENO_REV_A504 = 504,

	ADRENO_REV_A505 = 505,

	ADRENO_REV_A506 = 506,

	ADRENO_REV_A508 = 508,
@@ -1201,6 +1202,7 @@ static inline int adreno_is_a5xx(struct adreno_device *adreno_dev) 
			ADRENO_GPUREV(adreno_dev) < 600;

}



ADRENO_TARGET(a504, ADRENO_REV_A504)

ADRENO_TARGET(a505, ADRENO_REV_A505)

ADRENO_TARGET(a506, ADRENO_REV_A506)

ADRENO_TARGET(a508, ADRENO_REV_A508)
@@ -1227,9 +1229,9 @@ static inline int adreno_is_a530v3(struct adreno_device *adreno_dev) 
		(ADRENO_CHIPID_PATCH(adreno_dev->chipid) == 2);

}



static inline int adreno_is_a505_or_a506(struct adreno_device *adreno_dev)

static inline int adreno_is_a504_to_a506(struct adreno_device *adreno_dev)

{

	return ADRENO_GPUREV(adreno_dev) >= 505 &&

	return ADRENO_GPUREV(adreno_dev) >= 504 &&

			ADRENO_GPUREV(adreno_dev) <= 506;

}

drivers/gpu/msm/adreno_a5xx.c

+6 −3
Original line number Diff line number Diff line
@@ -56,6 +56,7 @@ static const struct adreno_vbif_platform a5xx_vbif_platforms[] = { 
	{ adreno_is_a512, a540_vbif },

	{ adreno_is_a510, a530_vbif },

	{ adreno_is_a508, a530_vbif },

	{ adreno_is_a504, a530_vbif },

	{ adreno_is_a505, a530_vbif },

	{ adreno_is_a506, a530_vbif },

};
@@ -127,6 +128,7 @@ static const struct { 
} a5xx_efuse_funcs[] = {

	{ adreno_is_a530, a530_efuse_leakage },

	{ adreno_is_a530, a530_efuse_speed_bin },

	{ adreno_is_a504, a530_efuse_speed_bin },

	{ adreno_is_a505, a530_efuse_speed_bin },

	{ adreno_is_a512, a530_efuse_speed_bin },

	{ adreno_is_a508, a530_efuse_speed_bin },
@@ -152,7 +154,7 @@ static void a5xx_platform_setup(struct adreno_device *adreno_dev) 
	uint64_t addr;

	struct adreno_gpudev *gpudev = ADRENO_GPU_DEVICE(adreno_dev);



	if (adreno_is_a505_or_a506(adreno_dev) || adreno_is_a508(adreno_dev)) {

	if (adreno_is_a504_to_a506(adreno_dev) || adreno_is_a508(adreno_dev)) {

		gpudev->snapshot_data->sect_sizes->cp_meq = 32;

		gpudev->snapshot_data->sect_sizes->cp_merciu = 1024;

		gpudev->snapshot_data->sect_sizes->roq = 256;
@@ -1178,6 +1180,7 @@ static const struct { 
	{ adreno_is_a530, a530_hwcg_regs, ARRAY_SIZE(a530_hwcg_regs) },

	{ adreno_is_a512, a512_hwcg_regs, ARRAY_SIZE(a512_hwcg_regs) },

	{ adreno_is_a510, a510_hwcg_regs, ARRAY_SIZE(a510_hwcg_regs) },

	{ adreno_is_a504, a50x_hwcg_regs, ARRAY_SIZE(a50x_hwcg_regs) },

	{ adreno_is_a505, a50x_hwcg_regs, ARRAY_SIZE(a50x_hwcg_regs) },

	{ adreno_is_a506, a50x_hwcg_regs, ARRAY_SIZE(a50x_hwcg_regs) },

	{ adreno_is_a508, a50x_hwcg_regs, ARRAY_SIZE(a50x_hwcg_regs) },
@@ -1924,7 +1927,7 @@ static void a5xx_start(struct adreno_device *adreno_dev) 
	 * Below CP registers are 0x0 by default, program init

	 * values based on a5xx flavor.

	 */

	if (adreno_is_a505_or_a506(adreno_dev) || adreno_is_a508(adreno_dev)) {

	if (adreno_is_a504_to_a506(adreno_dev) || adreno_is_a508(adreno_dev)) {

		kgsl_regwrite(device, A5XX_CP_MEQ_THRESHOLDS, 0x20);

		kgsl_regwrite(device, A5XX_CP_MERCIU_SIZE, 0x400);

		kgsl_regwrite(device, A5XX_CP_ROQ_THRESHOLDS_2, 0x40000030);
@@ -1950,7 +1953,7 @@ static void a5xx_start(struct adreno_device *adreno_dev) 
	 * vtxFifo and primFifo thresholds default values

	 * are different.

	 */

	if (adreno_is_a505_or_a506(adreno_dev) || adreno_is_a508(adreno_dev))

	if (adreno_is_a504_to_a506(adreno_dev) || adreno_is_a508(adreno_dev))

		kgsl_regwrite(device, A5XX_PC_DBG_ECO_CNTL,

						(0x100 << 11 | 0x100 << 22));

	else if (adreno_is_a510(adreno_dev) || adreno_is_a512(adreno_dev))